A method for designing an ASIC has a first step of generating circuit data that includes a large-scale hardware macro made up of primitive macros; a second step of extracting, from the circuit data generated in the first step, wiring data of an external terminal of the large-scale hardware macro, an output of which is in an open state or an input of which is clamped; a third step of performing circuit tracing using the wiring data of the external terminal extracted in the second step; a fourth step of removing wiring data of a redundant primitive macro and redundant wiring data connected to said redundant primitive macros using the wiring data of the external terminal extracted in the second step; a fifth step of generating a temporary library in which a delay time within the macro is adjusted, based on removal results obtained in the fourth step; and a sixth step of performing layout and wiring, and of performing a delay simulation, using the temporary library generated in the fifth step.

Un metodo per la progettazione del ASIC ha un primo punto di generazione dei dati del circuito che includono una macro su grande scala dei fissaggi composta delle macro primitive; un secondo punto di estrazione, dai dati del circuito generati al primo punto, legante i dati di un terminale esterno della macro su grande scala dei fissaggi, un'uscita di cui è in un aperto dichiara o un input di cui è premuto; un terzo punto di effettuazione del circuito che segue usando i dati dei collegamenti del terminale esterno estratto al secondo punto; un punto di quarto dei dati di rimozione dei collegamenti di una macro primitiva ridondante e dei dati ridondanti dei collegamenti ha collegato alle macro primitive ridondanti dette usando i dati dei collegamenti del terminale esterno estratto al secondo punto; un quinto punto di generazione della biblioteca provvisoria in cui fa ritardare il tempo all'interno della macro è registrato, basato sui risultati di rimozione ottenuti al punto di quarto; e un sesto punto di effettuazione la disposizione e dei collegamenti e di effettuazione fa ritardare la simulazione, usando la biblioteca provvisoria generata al quinto punto.

 
Web www.patentalert.com

< (none)

< Epitaxial growth of nitride compound semiconductor

> Cell-layout method in integrated circuit devices

> (none)

~ 00046