A method of fabricating an integrated circuit having active components, conductors and isolation regions on a substrate is disclosed, including patterning and etching a portion of at least one of said isolation regions to expose a first area of said substrate, depositing a mask layer over said integrated circuit including said first area, patterning an a itching said mask layer to expose a second area of said substrate within said first area, converting a portion of said substrate to a selectively etchable material, wherein said selectively etchable material lies in an area subjacent to said second area and extends only partially to the bottom surface of said substrate, selectively etching said selectively etchable material to form a void, removing said mask layer to expose said isolation region, depositing a dielectric layer over said void wherein said dielectric layer extends at least to the height of said isolation region and covers the top surface of said wafer, polishing the surface of said dielectric layer until the surface is planar and the top surface of said isolation region is exposed, and forming at least one patterned conductive layer over the surface of said dielectric layer that is coplanar with the surface of said isolation region.

Um método de fabricar um circuito integrado que tem componentes ativos, condutores e regiões da isolação em uma carcaça é divulgado, including modelar e gravar uma parcela ao menos de uma de regiões ditas da isolação para expo uma primeira área de carcaça dita, depositando um circuito integrado dito excesso da camada da máscara including primeira área dita, modelar uma camada dita itching da máscara para expo uma segunda área de carcaça dita dentro de primeira área dita, convertendo uma parcela de carcaça dita a um material seletivamente etchable, wherein o material etchable seletivamente dito se encontra em uma área subjacent a segunda área dita e se estende somente parcialmente à superfície inferior de carcaça dita, gravando seletivamente seletivamente dito etchable o material para dar forma a um vácuo, removendo camada dita da máscara para expo região dita da isolação, depositando um vácuo dito do excesso dieléctrico da camada wherein a camada dieléctrica dita estende ao menos à altura de região dita da isolação e cobre a superfície superior de wafer dito, lustrando a superfície de camada dieléctrica dita até que a superfície esteja planar e a superfície superior de região dita da isolação estivesse exposta, e dando forma ao menos a um modelou a camada condutora sobre a superfície da camada dieléctrica dita que é coplanar com a superfície de região dita da isolação.