A method and apparatus for switching clocks comprising a first circuit, a second circuit, and a third circuit. The first circuit may be configured to generate (i) a first signal in response to a select signal and a first clock signal, (ii) a second signal in response to said first signal and a second clock signal, (iii) a third signal in response to said select signal and said second clock signal, and (iv) a fourth signal in response to said third signal and said first clock signal. The second circuit may be configured to generate a first enable signal and a second enable signal in response to (i) said first signal, (ii) said second signal, (iii) said third signal, and (iv) said fourth signal. The third circuit may be configured to select (i) one or more first input signals, (ii) one or more second input signals, or (iii) a predetermined logic level as one or more output signals in response to said first enable signal and said second enable signal.

Une méthode et un appareil pour la commutation synchronise comporter un premier circuit, un deuxième circuit, et un troisième circuit. Le premier circuit peut être configuré pour produire (i) d'un premier signal en réponse à un signal choisi et à un premier signal d'horloge, (ii) un deuxième signal en réponse à ledit premier signal et à un deuxième signal d'horloge, (iii) un troisième signal en réponse à ledit signal choisi et à ledit deuxième signal d'horloge, et (iv) un quatrième signal en réponse à ledit troisième signal et à ledit premier signal d'horloge. Le deuxième circuit peut être configuré pour produire d'un premier permettent le signal et un deuxième permettent le signal en réponse (i) au premier signal , (ii) le deuxième signal , (iii) le troisième signal , et (iv) le quatrième signal . Le troisième circuit peut être configuré pour choisir (i) un ou plusieurs premiers signaux d'entrée, (ii) un ou plusieurs deuxièmes signaux d'entrée, ou (iii) un niveau prédéterminé de logique pendant qu'un ou plusieurs signaux de sortie en réponse à ledit premier permettent le signal et disents en second lieu permettent le signal.

 
Web www.patentalert.com

< (none)

< Method and apparatus for bus hang detection and identification of errant agent for fail safe access to trapped error information

> Optimizing computer performance by using data compression principles to minimize a loss function

> (none)

~ 00044