The present invention provides a method and apparatus for determining the RC delays of a network comprised in an integrated circuit. The apparatus comprises logic configured to execute a rules checker algorithm. The rules checker algorithm operates in conjunction with a static timing analyzer. The static timing analyzer reads a netlist. The rules checker algorithm utilizes information relating to the netlist to generate a Spice deck which defines a circuit to be simulated. In the Spice deck, the driver gates of the network are replaced with ramp function voltage sources. The Spice deck includes the parasitic resistances and capacitance associated with the network. Once the Spice deck has been generated, the rules checker program calls a Spice simulation routine, which simulates the circuit defined by the Spice deck. The Spice routine generates a Spice results file that comprises voltage waveform information relating to the simulation. The rules checker algorithm utilizes this waveform information to determine the RC delays of the network. The determined RC delays may be utilized to determine whether or not the network meets maximum allowable RC delay specifications.

La actual invención proporciona un método y el aparato para determinar el RC retrasa de una red abarcada en un circuito integrado. El aparato abarca la lógica configurada para ejecutar un algoritmo del inspector de las reglas. El algoritmo del inspector de las reglas funciona conjuntamente con un analizador estático de la sincronización. El analizador estático de la sincronización lee un netlist. El algoritmo del inspector de las reglas utiliza la información referente al netlist para generar una cubierta de la especia que defina un circuito que se simulará. En la cubierta de la especia, las puertas del conductor de la red se substituyen por fuentes del voltaje de la función de rampa. La cubierta de la especia incluye las resistencias y la capacitancia parásitas asociadas a la red. Una vez que se haya generado la cubierta de la especia, el programa del inspector de las reglas llama una rutina de la simulación de la especia, que simula el circuito definido por la cubierta de la especia. La rutina de la especia genera resultados de una especia archiva que abarca la información de la forma de onda del voltaje referente a la simulación. El inspector de las reglas que el algoritmo utiliza esta información de la forma de onda para determinar el RC retrasa de la red. El RC resuelto retrasa se puede utilizar para determinarse si o no las reuniones RC máximo permitido de la red retrasan especificaciones.