A method and apparatus for socket-based design with reusable intellectual property (IP) includes a chip integration system (CIS) that provides designers with a convenient method to create and describe a system on a chip (SOC) design independent of design flow. A Chip Integration Description Language (CIDL) is also disclosed that provides a mechanism for defining interfaces between IP cores in a way that isolates a system designer from much of the connection information previously required is also disclosed. Using CIDL, a system designer is able to rapidly connect multiple blocks of intellectual property (IP) based upon the functionality of the blocks rather than traditional hardware-specific connection methods. The details pertaining to specific connections that may be needed are encapsulated within a CIDL-based file that is typically written by the IP core designer. The actual connection of signals between blocks of IP, however, is performed by a CIDL compiler that uses the CIDL file(s) as input.

Een methode en een apparaat voor op contactdoos-gebaseerd ontwerp met opnieuw te gebruiken intellectuele eigendom (IP) omvatten een systeem van de spaanderintegratie (de GOS) dat ontwerpers van een geschikte methode voorziet om een systeem op een spaander het ontwerponafhankelijke (van Soc) tot stand te brengen en te beschrijven van ontwerpstroom. Een Taal van de Beschrijving van de Integratie van de Spaander (CIDL) wordt ook onthuld verstrekt die wordt een mechanisme om interfaces tussen IP kernen op een manier te bepalen dat een systeemontwerper van veel van de eerder vereiste verbindingsinformatie isoleert ook onthuld. Gebruikend CIDL, kan een systeemontwerper veelvoudige blokken van intellectuele eigendom (IP) snel verbinden dat op de functionaliteit van de blokken eerder dan traditionele hardware-specifieke verbindingsmethodes wordt gebaseerd. De details betreffende specifieke verbindingen die kunnen worden vereist zijn ingekapseld binnen een op cidl-Gebaseerd dossier dat typisch door de IP kernontwerper wordt geschreven. De daadwerkelijke verbinding van signalen tussen blokken van IP, echter, wordt uitgevoerd door een compiler CIDL die het Cidl- dossier (s) als input gebruikt.

 
Web www.patentalert.com

< (none)

< Fuel cells stack

> Spare cells placement methodology

> (none)

~ 00043