A method, apparatus and article of manufacture are provided for minimizing the number of look-ups in a page table entry (PTE) data structure during mapping of virtual addresses to physical addresses when the physical addresses consist of contiguous addresses. First, a primary virtual address in a PTE data structure is accessed for mapping physical memory. Next, it is determined whether a primary physical address corresponding to the accessed primary virtual address is associated with a physical page having at least one contiguous physical page. If it is determined that such contiguous physical page exists, information relating to both the primary virtual address and any virtual and physical contiguous addresses in the PTE data structure is retrieved in a single look-up.

Une méthode, un appareil et un article de fabrication sont donnés pour réduire au minimum le nombre de consultations dans une structure de données de l'entrée de table de page (PTE) pendant tracer des adresses virtuelles aux adresses physiques quand les adresses physiques se composent des adresses contiguës. D'abord, une adresse virtuelle primaire dans une structure de données de PTE est consultée pour tracer la mémoire physique. Après, on le détermine si une adresse physique primaire correspondant à l'adresse virtuelle primaire consultée est associée à une page physique ayant au moins une page physique contiguë. Si on le détermine qu'une telle page physique contiguë existe, l'information concernant l'adresse virtuelle primaire et toutes les adresses contiguës virtuelles et physiques dans la structure de données de PTE est recherchée dans un look-up simple.

 
Web www.patentalert.com

< Method of embedding RAMS and other macrocells in the core of an integrated circuit chip

< System and method for increasing dual FIR filter efficiency

> Modified method and apparatus for improved occlusion culling in graphics systems

> High bandwidth-low latency memory controller

~ 00043