To reduce the number of signal lines in the inside of a radio receiver which determines a reference voltage based on data supplied from an external CPU, the first and second reference value data from the external CPU (1) is supplied to an input section (20) of a PLL control circuit (19), and then latched by a latch circuit (21). The latched data is converted into an analogue reference voltage in D/A converters (23, 24). The reference voltage is transferred to a radio receiving circuit (2) to be supplied to comparison circuits (16, 18) via a single line, respectively, in the inside of the radio receiving circuit (2).

Reducir el número de las líneas de señales en el interior de un receptor de radio que determina un voltaje de la referencia basó en los datos provistos de una CPU externa, los primeros y segundos datos del valor de referencia de la CPU externa (1) se provee a una sección de entrada (20) de un circuito de control de PLL (19), y después es trabada por un circuito del cierre (21). Los datos trabados se convierten en un voltaje análogo de la referencia en los convertidores de D/A (23, 24). El voltaje de la referencia se transfiere a un circuito de recepción de radio (2) que se proveerá a los circuitos de la comparación (16, 18) vía una sola línea, respectivamente, en el interior del circuito de recepción de radio (2).