A method and apparatus for determining load capacitance of DCVSL circuits in timing verification of a circuit is disclosed in the present invention. The gate capacitances for various MOS devices are modeled based upon simulations with certain conditions for inputs to the gate, source and drain. The system then determines the existence of DCVSL circuits within the topology of a circuit, and applies one of several models to determine minimum and maximum capacitances for the encountered DCVSL structures. The determination of minimum and maximum capacitance depends upon the selected model and the capacitance of each of the MOS devices as previously calculated.

Un método y un aparato para determinar la capacitancia de la carga de los circuitos de DCVSL en la verificación de la sincronización de un circuito se divulga en la actual invención. Las capacitancias de la puerta para los varios dispositivos del MOS se modelan basaron sobre simulaciones con ciertas condiciones para las entradas a la puerta, a la fuente y al dren. El sistema entonces determina la existencia de los circuitos de DCVSL dentro de la topología de un circuito, y aplica uno de varios modelos para determinar las capacitancias mínimas y máximas para las estructuras encontradas de DCVSL. La determinación de la capacitancia mínima y máxima depende del modelo seleccionado y de la capacitancia de cada uno de los dispositivos del MOS según lo calculado previamente.