An apparatus is described that comprises a data processing unit and at least one coprocessor. The data processing unit comprises a register file having registers, a memory, a plurality of execution units, a coprocessor interface for coupling the at least one coprocessor with the data processing unit, and a pipeline configuration for processing instructions having a fetch stage for fetching an instruction from the memory, a decode stage for decoding an operational code from the instruction, an execution stage for activating one of the execution units, and a write-back stage for God writing back from the execution unit. The data processing unit comprises read-and write-lines coupling the register file with the coprocessor for exchanging operands, at least one control line indicating that the coprocessor is busy, and a plurality of control lines from the decode stage for controlling the coprocessor which are operated upon detection of a coprocessor instruction. The coprocessor is using the registers from the register file during execution of the coprocessor instruction. The coprocessor comprises a decode unit for decoding the coprocessor instruction and a plurality of coprocessor execution units that share the decode unit, the decode unit selects one of the coprocessor execution units upon the coprocessor instruction, and the selected one of the coprocessor execution units performs the coprocessor instruction.

Un apparecchio è descritto che contiene un'unità dell'elaborazione dei dati ed almeno un coprocessor. L'unità dell'elaborazione dei dati contiene una lima del registro che ha i registri, una memoria, una pluralità di unità di esecuzione, un'interfaccia di coprocessor per la coppia del almeno un coprocessor con l'unità dell'elaborazione dei dati e una configurazione della conduttura per le istruzioni d'elaborazione che hanno una fase di prend per prendere un'istruzione dalla memoria, una fase di decodificazione per la decodificazione del codice operativo dall'istruzione, una fase di esecuzione per l'attivazione dell'una delle unità di esecuzione e una fase di write-back per la parte posteriore di scrittura del dio dall'unità di esecuzione. L'unità dell'elaborazione dei dati contiene legg-e scriv-linee che coppia la lima del registro con il coprocessor per lo scambio degli operandi, almeno una linea di controllo che indica che il coprocessor è occupato e una pluralità di controllo si allinea dalla fase di decodificazione per il controllo del coprocessor che sono funzionati su rilevazione di un'istruzione di coprocessor. Il coprocessor sta utilizzando i registri dalla lima del registro durante l'esecuzione dell'istruzione di coprocessor. Il coprocessor contiene un'unità di decodificazione per la decodificazione l'istruzione di coprocessor e della pluralità di unità di esecuzione di coprocessor che ripartiscono l'unità di decodificazione, l'unità di decodificazione seleziona una delle unità di esecuzione di coprocessor sull'istruzione di coprocessor e quella selezionata delle unità di esecuzione di coprocessor realizza l'istruzione di coprocessor.