A method and apparatus for reducing data return latency of a source synchronous data bus by detecting a late strobe and enabling a bypass path. A disclosed apparatus includes a core portion clocked by a core clock and an interface circuit. The interface circuit is coupled to deliver a burst cycle to said core portion. The burst cycle includes a set of sequentially delivered bits that are transmitted with corresponding sequential edges of a transfer clock. Each bit of the burst cycle is delivered either via one of a set of receiving latches coupled in parallel to a data input or via a bypass path that bypasses the set of receiving latches.

Μια μέθοδος και μια συσκευή για τα στοιχεία επιστρέφουν τη λανθάνουσα κατάσταση ενός σύγχρονου λεωφορείου στοιχείων πηγής με την ανίχνευση ενός πρόσφατου στροβοσκόπιου και τη διευκόλυνση μιας πορείας παράκαμψης. Μια αποκαλυπτόμενη συσκευή περιλαμβάνει μια μερίδα πυρήνων που χρονομετριέται από ένα ρολόι πυρήνων και ένα κύκλωμα διεπαφών. Το κύκλωμα διεπαφών συνδέεται για να παραδώσει έναν κύκλο έκρηξης στην εν λόγω μερίδα πυρήνων. Ο κύκλος έκρηξης περιλαμβάνει ένα σύνολο διαδοχικά παραδοθέντων κομματιών που διαβιβάζονται με τις αντίστοιχες διαδοχικές άκρες ενός ρολογιού μεταφοράς. Κάθε κομμάτι του κύκλου έκρηξης παραδίδεται είτε μέσω ενός από ένα σύνολο λήψης συνδεμένου σύρτες παράλληλα παράλληλου σε μια εισαγωγή στοιχείων είτε μέσω μιας πορείας παράκαμψης που παρακάμπτει το σύνολο λήψης των συρτών.

 
Web www.patentalert.com

< (none)

< Side element of a shoe upper

> Method and apparatus for reducing direct memory access transfers using smart coalescing

> (none)

~ 00040