An apparatus is presented for expediting the execution of dependent micro instructions in a pipeline microprocessor having design characteristics-complexity, power, and timing--that are not significantly impacted by the number of stages in the microprocessor's pipeline. In contrast to conventional result distribution schemes where an intermediate result is distributed to multiple pipeline stages, the present invention provides a cache for storage of multiple intermediate results. The cache is accessed by a dependent micro instruction to retrieve required operands. The apparatus includes a result forwarding cache, result update logic, and operand configuration logic. The result forwarding cache stores the intermediate results. The result update logic receives the intermediate results as they are generated and enters the intermediate results into the result forwarding cache. The operand configuration logic accesses the intermediate results and to configure and provide the operands that are required by dependent micro instructions.

_ ein Apparat sein darstellen für das beschleunigen der d Durchführung von der abhängig Mikro-Anweisung in einem ein RohrleitungMikroprozessor haben Design Eigenschaft-Kompliziertheit, Energie, und festsetzen -- das sein nicht bedeutend auswirken durch die d Zahl Stadium in der d Rohrleitung des Mikroprozessor. Im Gegensatz zu herkömmlichem Resultat schemes Verteilung, wo ein Zwischenresultat auf mehrfache Rohrleitungstadien verteilt wird, die anwesende Erfindung zur Verfügung stellt einen Pufferspeicher für Ablage der mehrfachen Zwischenresultate. Der Pufferspeicher wird durch eine abhängige Mikroanweisung, erforderliche Rechengrößen zurückzuholen erreicht. Der Apparat schließt einen Resultat Versendenpufferspeicher, eine Resultat Updatelogik und eine Rechengröße Konfiguration Logik ein. Die Resultat Versenden-Pufferspeicherspeicher der Vermittler resultiert. Die Resultat Updatelogik empfängt die Zwischenresultate, während sie erzeugt werden und trägt die Zwischenresultate in den Resultat Versendenpufferspeicher ein. Die Rechengröße Konfiguration Logik macht die Zwischenresultate und die Rechengrößen zusammenzubauen und zur Verfügung zu stellen zugänglich, die durch abhängige Mikroanweisungen angefordert werden.