A method for using verification software for testing a system-on-chip (SOC) design including an embedded processor. The verification software is used to generate and apply test cases to stimulate the SOC design in simulation; the results are observed and used to de-bug the design. Verification of a SOC design which includes an embedded processor is typically very slow. To provide for a speed-up mode of verification in such a case, in the method of the present invention, verification software is partitioned into higher-level control code and lower-level device driver code. The higher-level code performs such functions as decision-making, test initialization, test randomization, multi-tasking, and comparison of test results with expected results. The low-level code interfaces with a core being simulated, to apply the test case generated by the upper-level code on a hardware level of operations. The partitioning of the verification software as described above allows for a "split-domain" mode of verification in which only the low-level code is executed by a simulated processor model, while the rest of the code executes externally to the simulator. Because most of the verification software executes externally to the simulator while only the low-level code executes on the simulated processor, the overhead of performing the high-level functions is removed from the simulator. As a result, faster verification is enabled.

Un metodo per usando il software di verifica per verificare un disegno del sistema-su-circuito integrato (SOC) compreso un processor incastonato. Il software di verifica è usato per generare ed applicare i casi della prova per stimolare il disegno del SOC nella simulazione; i risultati sono osservati ed usati per mettere a punto il disegno. La verifica di un disegno del SOC che include un processor incastonato è in genere molto lenta. Provvedere ad un modo di accelerazione della verifica in tal caso, nel metodo di presente invenzione, software di verifica è diviso nel codice di controllo di più alto livello e nel codice a livello più basso del driver di dispositivo. Il codice di più alto livello effettua tali funzioni come la risoluzione, l'inizio della prova, il randomization della prova, l'elaborazione multitask ed il confronto dei risultati della prova con i risultati previsti. Il codice a basso livello collega mediante interfaccia ad un nucleo che è simulato, per applicare il caso della prova generato dal codice superiore ad un livello dei fissaggi dei funzionamenti. Dividere del software di verifica come descritto precedentemente tiene conto un modo "di spacc-dominio" della verifica in cui soltanto il codice a basso livello è eseguito da un modello simulato del processor, mentre il resto del codice esegue esternamente al simulatore. Poiché la maggior parte del software di verifica esegue esternamente al simulatore mentre soltanto il codice a basso livello esegue sul processor simulato, le spese generali di effettuazione delle funzioni ad alto livello sono rimosse dal simulatore. Di conseguenza, la verifica più veloce è permessa.