The present invention provides a library of cells that can be stored in a computer readable memory and used in the computer-aided design of integrated circuits. Some of the cells in this cell library describe circuits having variable delays. In this cell library, two different cells are able to represent circuits that can be configured to delay signal transmission by different time periods while still being contained within substantially equal areas on a silicon substrate. One way that the cell library allows for such a configuration is if the two cells both represent a delay circuits that contains an n-channel transistor coupled to a p-channel transistor. Each n-channel and p-channel transistor has an n- or p-channel gate respectively, and this gate can be described as having a length and a width. When the length of the n-channel gate in the first delay circuit differs from the length of the n-channel gate in the second delay circuit, the delay time associated with each circuit will also differ. For example, if the length of the n-channel gate in the first circuit is longer than that of the n-channel gate in the second circuit, the first circuit can have a longer delay than the second. Furthermore, the cells may also represent a delay circuit that has a capacitor coupled to the n- and p-channel transistors. If so, the delay of the circuit can be further modified by changing the size of this capacitor. These changes in n-channel gate length and capacitor size can be made while still occupying an area on the silicon substrate that is equal or substantially equal to the area occupied by the unchanged circuit. Alternately, the library could allow designers to modify the cells such that the circuits represented by the cells differ in delay time periods and occupy areas on the substrate that differ in breadth but not in height.

Die anwesende Erfindung liefert eine Bibliothek der Zellen, die in einem maschinell lesbaren Speicher gespeichert werden und im computergestützten Design der integrierter Schaltungen benutzt werden können. Einige der Zellen in dieser Zellenbibliothek beschreiben die Stromkreise, die Variable haben, verzögert. In dieser ZellenbibliothekSIND zwei unterschiedliche Zellen in der Lage, Stromkreise darzustellen, denen zusammengebaut werden kann zu verzögert Signalgetriebe bis zum unterschiedlichen Zeitabschnitten beim innerhalb der im wesentlichen gleichen Bereiche auf einem Silikonsubstrat noch enthalten werden. One-way, den die Zellenbibliothek solch eine Konfiguration zuläßt, ist, wenn die zwei Zellen beide darstellen, Verzögerungskreise, das einen Nführung Transistor enthält, der zu einem Pführung Transistor verbunden wird. Jeder Nführung und Pführung Transistor hat ein n oder Pführung Gatter beziehungsweise, und dieses Gatter kann als, eine Länge und eine Breite habend beschrieben werden. Wenn die Länge des Nführung Gatters im ersten, unterscheidet sich Verzögerungskreis von der Länge des Nführung Gatters in dem zweiten den Verzögerungskreis, verzögert die Zeit, die mit jedem Stromkreis verbunden ist, sich unterscheidet auch. Z.B. wenn die Länge des Nführung Gatters im ersten Stromkreis länger als die des Nführung Gatters im zweiten Stromkreis ist, kann der erste Stromkreis ein längeres verzögert als die Sekunde haben. Ausserdem können die Zellen auch darstellen Verzögerungskreis, der einen Kondensator hat, der zu den n und Pführung Transistoren verbunden wird. Wenn so, verzögert vom Stromkreis kann durch das Ändern der Größe dieses Kondensators weiter geändert werden. Diese Änderungen in der Nführung versehen Länge mit einem Gatter und Kondensatorgröße kann gebildet werden, während einen Bereich auf dem Silikonsubstrat noch besetzen, das gleich oder dem Bereich im wesentlichen gleich ist, durch den unveränderten Stromkreis besetzte. Wechselnd könnte die Bibliothek Entwerfern erlauben, die Zellen zu ändern so, daß die Stromkreise, die durch die Zellen dargestellt werden, in verzögert Zeitabschnitte und besetzt Bereiche auf dem Substrat sich unterscheiden, die in der Breite aber nicht in der Höhe sich unterscheiden.

 
Web www.patentalert.com

< (none)

< Automated design of digital signal processing integrated circuit

> Systematic skew reduction through buffer resizing

> (none)

~ 00039