Processing circuiter 100 is provided having a passive data transfer capability. Processing circuitry 100 includes a bus 116, a first subsystem 105 coupled to bus 116 through first passive transfer logic 120a, and a second subsystem 108 coupled to bus 116 through second passive transfer logic 120b. Processing circuitry 100 further includes control circuitry 101/103 coupled to bus 116 for initiating a passive data transfer between first and second subsystems 105 and 108, first and second passive transfer logic 120a and 120b there after controlling exchange of data between the first and second subsystems 105 and 108 independent of the control circuitry 101/103.

Η επεξεργασία circuiter 100 παρέχεται έχοντας μια παθητική ικανότητα μεταφοράς στοιχείων. Τα στοιχεία κυκλώματος 100 επεξεργασίας περιλαμβάνουν ένα λεωφορείο 116, ένα πρώτο υποσύστημα 105 που συνδέεται με το λεωφορείο 116 μέσω της πρώτης παθητικής λογικής μεταφοράς 120a, και ένα δεύτερο υποσύστημα 108 που συνδέεται με το λεωφορείο 116 μέσω των δεύτερων παθητικών στοιχείων κυκλώματος 100 επεξεργασίας λογικής 120b. μεταφοράς περαιτέρω περιλαμβάνει τα στοιχεία κυκλώματος 101/103 ελέγχου που συνδέονται με το λεωφορείο 116 για να αρχίσει μια παθητική μεταφορά στοιχείων μεταξύ πρώτα και τα δεύτερα υποσυστήματα 105 και 108, πρώτα και δεύτερη παθητική λογική μεταφοράς 120a και 120b εκεί μετά από να ελέγξει την ανταλλαγή των στοιχείων μεταξύ πρώτου και δεύτερου ανεξάρτητου 105 και 108 υποσυστημάτων των στοιχείων κυκλώματος 101/103 ελέγχου.