A data processing system, circuit arrangement, and method rely on state information to prioritize certain transactions relative to other transactions when scheduling transactions in a data processing system. In one implementation, as a result of the recognition that in many shared memory systems cached data having a modified state is accessed more frequently than cached data having a non-modified state, transactions associated with modified cached data are prioritized relative to transactions associated with non-modified cached data, thereby reducing the latency of such modified transactions. Any concurrent increase in latency for non-modified transactions is more than offset by the decreased latency of modified transactions, resulting in an overall reduction in system latency.

Un système de traitement de données, un arrangement de circuit, et une méthode se fondent sur l'information d'état pour donner la priorité à certaines transactions relativement à d'autres transactions en programmant des transactions en système de traitement de données. Dans une exécution, en raison de l'identification qui dans beaucoup de systèmes partagés de mémoire a caché des données ayant un état modifié est consultée plus fréquemment que des données cachées ayant un état non-modifié, des transactions liées aux données cachées modifiées sont données la priorité relativement aux transactions liées aux données cachées non-modifiées, réduisant de ce fait la latence de telles transactions modifiées. N'importe quelle augmentation concourante de latence pour des transactions non-modifiées est plus qu'a compensé par la latence diminuée des transactions modifiées, ayant pour résultat une réduction globale de latence de système.