A memory device is described which has an n-channel field effect transistor coupled between a memory cell and a data communication line. An NPN bipolar junction transistor is also coupled between the memory cell and the data communication line in parallel to the n-channel access transistor. A base connection of the NPN bipolar junction transistor is described as coupled to a body of the n-channel access transistor. During operation the n-channel field effect transistor is used for writing data to a memory cell, while the NPN bipolar junction transistor is used for read operations in conjunction with a current sense amplifier circuit. The access transistors are described as fabricated as a single vertical pillar.

Um dispositivo de memória é descrito que tenha um transistor de efeito de campo da n-canaleta acoplado entre uma pilha de memória e uma linha de transmissão de dados de. Um transistor de junção bipolar de NPN é acoplado também entre a pilha de memória e a linha de transmissão de dados de na paralela ao transistor do acesso da n-canaleta. Uma conexão baixa do transistor de junção bipolar de NPN é descrita como acoplada a um corpo do transistor do acesso da n-canaleta. Durante a operação o transistor de efeito de campo da n-canaleta está usado para dados da escrita a uma pilha de memória, quando o transistor de junção bipolar de NPN for usado para operações lidas conjuntamente com um circuito atual do amplificador do sentido. Os transistor do acesso são descritos como fabricados como uma única coluna vertical.