A cache flush unit has an MF RAM and an MBT Tag RAM. The MBT Tag RAM stores address information, associated with modified blocks of caches of all processors, in entries in units of cache lines. The MF RAM stores, as information to be used to search for an index of one of the entries on the MBT Tag RAM, which contains an address of at least one modified block, data having a value obtained by ORing modified bits of all processors in the entries together with the index. In cache flush, the address of the modified block can be read out quickly by using the information stored in the MF RAM.

Eine Pufferspeichererrötenmaßeinheit hat ein MF RAM und ein MBT Umbau RAM. Die MBT Umbau RAM-Speicher adressieren die Informationen, verbunden mit geänderten Blöcken der Pufferspeicher aller Prozessoren, in den Eintragungen in den Maßeinheiten der Pufferspeicherlinien. Die MF RAM-Speicher, als, nach einem Index verwendet zu werden Informationen von einer der Eintragungen auf dem MBT Umbau RAM, das zu suchen eine Adresse von mindestens einem geänderten Block enthält, die Daten, die einen Wert von ORing erhalten lassen, änderten Spitzen aller Prozessoren in den Eintragungen zusammen mit dem Index. Im Pufferspeichererröten kann die Adresse des geänderten Blockes schnell ausgelesen werden, indem man die Informationen verwendet, die im MF RAM gespeichert werden.

 
Web www.patentalert.com

< (none)

< Non-symmetric, partially fluorinated lubricant additives

> System and apparatus including lowest priority logic to select a processor to receive an interrupt message

> (none)

~ 00037