Direct memory access controller (DMA) (2) adapted to directly execute C language style FOR tasks, where the FOR task includes a movement of a data element from a first location to a second location in memory, and the movement is controlled by a master DMA engine (MDE) (6). A master DMA engine (MDE) (6) includes a top level state machine (52) to coordinate a context save state machine (54), a parse state machine (56), and a running state machine (58). An loop control descriptor (LCD) queue (74) and a data routing descriptor (DRD) cache store information. The LCD queue allows pipelining of descriptor parsing, while the DRD cache avoids refetching of DRDs on reentry of loops.

Direkter der Direkt-Speicherzugriff Steuerpult (DMA) (2) angepaßt worden, um C-Sprache Art FÜR Aufgaben, in denen FÜR Aufgabe eine Bewegung eines Datenelements von einer ersten Position bis einer zweiten Position im Gedächtnis einschließt, und die Bewegung direkt durchzuführen wird durch eine Maschine des Meister DMA (MDE) (6) gesteuert. Eine Maschine des Meister DMA (MDE) (6) schließt eine erste Seite Zustandmaschine (52) mit ein, um einen Kontext außer Zustandmaschine (54), einer Satzgliederung Zustandmaschine (56) und einer Laufstatusmaschine (58) zu koordinieren. Eine Warteschlange des Schleife Steuerbeschreibers (LCD) (74) und Pufferspeicherspeicherinformationen des Datenwegewahlbeschreibers (DRD). Die LCD Warteschlange erlaubt den Pipelining des Beschreibers analysierend, während der DRD Pufferspeicher das Refetching von DRDs auf Reentry der Schleifen vermeidet.