A method/system is provided for performing a design review checking operation and analyzing the resultant data. Perform a DRC operation describing chip features and generating flags for violation sites including patterns and paths. Execute pattern analysis and grade classification steps for the violation sites. Generate a vector array for each chip feature for each of the violation sites. Compare the vector arrays to determine whether degrees of similarity of geometries of chip features of violation sites meet one of a set of criteria. Classify the violation sites into classes with similar criteria. Select representative arrays from each class of violation sites to provide an output. Calculate distance from a violation site from the origin in a two-dimensional array. Give a grade to each vector array to indicate the level of seriousness of the rule violation by the site. Use a layout viewer to view the error flags generated by pattern analysis and grade classification steps.

Ein method/system wird für das Durchführen eines Designberichts zur Verfügung gestellt, der Betrieb überprüft und die resultierenden Daten analysiert. Führen Sie einen EAW Betrieb durch, der Spaneigenschaften beschreibt und Markierungsfahnen für Verletzung Aufstellungsorte einschließlich Muster und Wege erzeugt. Führen Sie Musteranalyse und -gradklassifikationschritte für die Verletzung Aufstellungsorte durch. Erzeugen Sie eine vektorreihe für jede Spaneigenschaft für jeden der Verletzung Aufstellungsorte. Vergleichen Sie die vektorreihen, um festzustellen, ob Grade Ähnlichkeit von geometries der Spaneigenschaften der Verletzung Aufstellungsorte ein eines Satzes Kriterien treffen. Stufen Sie die Verletzung Aufstellungsorte in Kategorien mit ähnlichen Kriterien ein. Wählen Sie Repräsentativreihen von jeder Kategorie Verletzung Aufstellungsorte vor, um einen Ausgang zur Verfügung zu stellen. Errechnen Sie Abstand von einem Verletzung Aufstellungsort vom Ursprung in einer zweidimensionalen Reihe. Geben Sie einen Grad zu jeder vektorreihe, um das Niveau von Ernsthaftigkeit der Richtlinie Verletzung durch den Aufstellungsort anzuzeigen. Benutzen Sie einen Planprojektor, um die Störung Markierungsfahnen anzusehen, die durch Musteranalyse und -gradklassifikationschritte erzeugt werden.

 
Web www.patentalert.com

< (none)

< Zero hold time circuit for high speed bus applications

> Process for preparing purified conjugated diene

> (none)

~ 00037