A method and system for managing metal resources in the physical design of integrated circuits is presented. Percent metal usage is allocated for intra-block routing use by each functional block. Power and clock grids are established. Block designers coordinate the locations of signal ports of the blocks so as to avoid blocking any inter-block signals, areas of metal are then reserved for ports and intra-block signals. The inter-block signals are then pre-routed, avoiding the power grid, clock grid, and reserved intra-block routing metal. If any problem nets emerge from the pre-routing, better port locations and sub-block placement within the respective blocks are determined and the process is repeated.

Une méthode et un système pour les ressources de gestion en métal dans la conception physique des circuits intégrés est présentée. Le pour cent d'utilisation en métal est assigné pour intra-bloque l'utilisation de cheminement par chaque bloc fonctionnel. Des grilles de puissance et d'horloge sont établies. Les concepteurs de bloc coordonnent les endroits des ports de signal des blocs afin d'éviter de bloquer tous les signaux entre blocs, des secteurs du métal sont alors réservés pour des ports et intra-bloquent des signaux. Les signaux entre blocs pré-sont alors conduits, évitant la grille de puissance, grille d'horloge, et réservé intra-bloquez le métal de cheminement. Si des filets de problème émergent du pré-cheminement, de meilleurs endroits gauches et secondaire-bloquent le placement dans les blocs respectifs sont déterminés et le processus est répété.

 
Web www.patentalert.com

< (none)

< Computer-program compilers comprising a program augmentation capability

> Memory error correction using redundant sliced memory and standard ECC mechanisms

> (none)

~ 00036