A computer system includes an address and data path interconnecting an on-chip CPU with a module and an external communication port, event request packets being generated by the CPU and the module and memory access packets being generated by the CPU, each packet having a destination address and being distributed in parallel format on-chip with a reduction to a more serial format for off-chip communication.

Un système informatique inclut une circulation d'adresse et de données reliant ensemble une unité centrale de traitement de sur-morceau avec un module et un port de communication externe, des paquets de demande d'événement produit par l'unité centrale de traitement et les paquets d'accès mémoire de module et produit par l'unité centrale de traitement, chaque paquet ayant une adresse de destination et étant distribués dans le sur-morceau parallèle de format avec une réduction à un format plus périodique pour la communication hors puce.