The present invention comprises a LSU which executes instructions relating to load/store. The LSU includes a DCACHE which temporarily stores data read from and written to the external memory, an SPRAM used to specific purposes other than cache, and an address generator generating virtual addresses for access to the DCACHE and the SPRAM. Because the SPRAM can load and store data by a pipeline of the LSU and exchanges data with an external memory through a DMA transfer, the present invention is especially available to high-speedily process a large amount of data such as the image data. Because the LSU can access the SPRAM with the same latency as that of the DCACHE, after data being stored in the external memory is transferred to the SPRAM, the processor can access the SPRAM in order to perform data process, and it is possible to process a large amount of data with shorter time than time necessary to directly access an external memory.

La presente invenzione contiene un LSU che esegue le istruzioni concernente load/store. Il LSU include un DCACHE da cui temporaneamente memorizza i dati colti e redatti alla memoria esterna, ad uno SPRAM usato agli scopi specifici diverso dal nascondiglio e ad un generatore di indirizzo che genera gli indirizzi virtuali per accesso al DCACHE ed allo SPRAM. Poiché lo SPRAM può caricare e memorizzare i dati da una conduttura del LSU e scambia i dati con una memoria esterna con un trasferimento di DMA, la presente invenzione è particolarmente disponibile all'alto-veloce processo un la grande quantità di dati quale i dati di immagine. Poiché il LSU può accedere allo SPRAM con lo stesso stato latente di quello del DCACHE, dopo i dati che sono immagazzinati nella memoria esterna è trasferito allo SPRAM, il processor può accedere allo SPRAM per realizzare il processo di dati ed è possibile procedere una grande quantità di dati con tempo più corto di necessario direttamente accedere ad una memoria esterna.