A method and circuitry for an undisturbed scannable state element. A scannable state element, implemented in a scan chain for testing an integrated circuit, includes both a dual-ported flop circuit and a shadow flop circuit. The dual-ported flop circuit includes both a master cell and a slave cell, while the shadow flop includes only a master cell, and utilizes the slave cell of the dual-ported flop. During scan shifting, scan data is shifted through the shadow flop and the slave cell of the dual-ported flop, bypassing the master cell. Since the data output of the dual-ported flop originates in the master cell, the state of the data in the dual-ported flop is not disturbed by the scan. Scan data may also be latched into the master cell from the scan chain or from the master cell into the scan chain through a scan data output in the slave cell. A shadow control logic circuit routes scan clock signals to either the dual-ported flop or the shadow flop, depending on whether scan shifting operations are taking place. Each shadow control logic circuit may be coupled to a plurality of shadow flops and dual-ported flops, thereby controlling a plurality of scannable state elements.

Une méthode et des circuits pour un élément analysable calme d'état. Un élément analysable d'état, mis en application dans une chaîne de balayage pour examiner un circuit intégré, inclut un circuit à double accès d'effondrement et un circuit d'effondrement d'ombre. Le circuit à double accès d'effondrement inclut une cellule principale et une cellule slave, alors que l'effondrement d'ombre inclut seulement une cellule principale, et utilise la cellule slave de l'effondrement à double accès. Pendant le balayage décalant, des données de balayage sont décalées par l'effondrement d'ombre et la cellule slave de l'effondrement à double accès, déviant la cellule principale. Puisque le rendement de données de l'effondrement à double accès provient de la cellule principale, l'état des données dans l'effondrement à double accès n'est pas troublé par le balayage. Des données de balayage peuvent également être verrouillées dans la cellule principale de la chaîne de balayage ou de la cellule principale dans la chaîne de balayage par un résultat de données de balayage dans la cellule slave. Les itinéraires d'un circuit de logique de commande d'ombre balayent des signaux d'horloge à l'effondrement à double accès ou à l'effondrement d'ombre, selon si les opérations de décalage de balayage ont lieu. Chaque circuit de logique de commande d'ombre peut être couplé à une pluralité d'effondrements d'ombre et d'effondrements à double accès, commandant de ce fait une pluralité d'éléments analysables d'état.