An apparatus and method for permitting bus locking in a computer system having a mixed architecture. The mixed architecture includes a first bus coupled to processors that may run applications using bus locking or cache line locking. The apparatus interfaces the first bus with a second bus that does not support bus locking. The apparatus when presented with a locked transaction effectively implements bus locking on the second bus.

Un matériel et une méthode pour permettre l'autobus fermant à clef dans un système informatique ayant une architecture mélangée. L'architecture mélangée inclut un premier autobus couplé aux processeurs qui peuvent courir des applications en utilisant la fermeture ou la ligne fermeture d'autobus de cachette. L'appareil connecte le premier autobus avec un deuxième autobus qui ne soutient pas la fermeture d'autobus. L'appareil une fois présenté avec une transaction verrouillée met en application efficacement l'autobus fermant à clef sur le deuxième autobus.

 
Web www.patentalert.com

< (none)

< Mechanisms for converting interrupt request signals on address and data lines to interrupt message signals

> Method and apparatus for monitoring input/output ("I/O") performance in I/O processors

> (none)

~ 00034