A system and method for testing and initializing a memory including multiple memory banks or a memory module partitioned into logical memory units. A plurality of memory exerciser testers are provided, one for each of the plurality of memory banks. Each of the memory exerciser testers includes an address generator to generate a sequence of memory bank addresses to successively address each of the memory banks in a cyclic manner, while each of the address generators concurrently addresses a different one of the memory banks. A data pattern generator is coupled to a corresponding one of the address generators to receive a data pattern control signal upon each output of each of the memory bank addresses generated by its corresponding address generator. The data pattern generator outputs a unique data pattern to the memory bank identified by the memory bank address in response to each occurrence of the data pattern control signal. A plurality of address initialization registers are provided, one for each of the plurality of exerciser testers. Each of the address initialization registers stores an initial memory bank address for one of the memory banks such that each of the address generators is preset to initially address a different one of the memory banks. In this manner, each memory bank is addressed by a different one of the address generators at any given time, which provides for concurrent testing of all memory banks and memory interfaces.

Un sistema y un método para probar e inicializar una memoria incluyendo los bancos de memoria múltiples o un módulo de la memoria repartido en unidades lógicas de la memoria. Una pluralidad de probadores del exercizer de la memoria se proporciona, uno para cada uno de la pluralidad de bancos de memoria. Cada uno de los probadores del exercizer de la memoria incluye un generador de dirección para generar una secuencia de las direcciones de banco de memoria sucesivamente para tratar cada uno de los bancos de memoria de una manera cíclica, mientras que cada uno de los generadores de dirección trata concurrentemente diverso de los bancos de memoria. Un generador del patrón de los datos se junta correspondiente de los generadores de dirección para recibir una señal de control del patrón de los datos sobre cada salida de cada uno de las direcciones de banco de memoria generadas por su generador de dirección correspondiente. Los datos modelan salidas del generador que los datos únicos modelan al banco de memoria identificaron por la dirección de banco de memoria en respuesta a cada ocurrencia de la señal de control del patrón de los datos. Una pluralidad de registros de la inicialización de la dirección se proporciona, uno para cada uno de la pluralidad de probadores del exercizer. Cada uno de los registros de la inicialización de la dirección almacena una dirección de banco de memoria inicial para uno de los bancos de memoria tales que cada uno de los generadores de dirección está preestablecido para tratar inicialmente diverso de los bancos de memoria. De este modo, cada banco de memoria es tratado por diverso de los generadores de dirección en cualquier hora dada, que prevea la prueba concurrente de todos los bancos de memoria e interfaces de la memoria.