A system and method of expediting bit scan instructions in a microprocessor is disclosed which employs an execution unit having zero detectors organized along predetermined boundaries for detecting in parallel, the number of leading or trailing zeros in a source operand and for writing a destination index to indicate the first non-zero bit position.

Een systeem en een methode om de instructies van het beetjeaftasten in een microprocessor worden te bevorderen onthuld die een uitvoeringseenheid aanwendt die nul detectors heeft die langs vooraf bepaalde grenzen voor tegelijkertijd het ontdekken van parallel, het aantal van het leiden of het slepen nul in een bronoperand en voor het schrijven van een bestemmingsindex worden georganiseerd om op de eerste non-zero beetjepositie te wijzen.