A method and structure facilitates the debugging and test coverage capabilities of a microprocessor. A microprocessor having memory arrays, a debug block, and one or more built-in-self-test (BIST) engines is disclosed. The debug block is capable of driving control information out onto a state machine output bus in response to an event and the control information can be selectively used to control signature analysis or recording elements of the microprcessor, such as multiple-input-shift-registers and first-in-first-out devices, that facilitate in the monitoring and debugging of the microprocessor. The signature and recording elements may or may not be contained within the one or more BIST engines and may or may not be used in conjunction with the memory arrays or BIST engine(s) of the microprocessor.

Um método e uma estrutura facilitam as potencialidades da cobertura eliminar erros e de teste de um microprocessador. Um microprocessador que tem disposições da memória, um bloco eliminar erros, e um ou mais motores do constr-em-self-teste (BIST) é divulgado. O bloco eliminar erros é capaz de dirigir a informação de controle para fora em uma barra-ônibus da saída de máquina do estado em resposta a um evento e a informação de controle pode seletivamente ser usada controlar a análise da assinatura ou elementos de gravação do microprcessor, como múltiplo-entrada-desloc-regista e os dispositivos do first-in-first-out, que facilitam na monitoração e em eliminar erros do microprocessador. Os elementos da assinatura e da gravação podem ou não podem ser contidos dentro de o um ou mais motor de BIST e podem ou não podem ser usados conjuntamente com as disposições da memória ou o engine(s) de BIST do microprocessador.