A computer implemented method in a processor to perform a backing store switch from a first context (source context) to a second context (target context) is provided whereby the backing store memory image and RSE will be synchronized with the processor's execution of instructions. The processor includes a register stack (RS) device that includes a portion allocated for dirty registers. The portion is defined by first and second physical register numbers. The processor further includes a register stack engine (RSE) to exchange information in one of an instruction execution dependent and independent modes between a storage area and the RS. The processor further includes a FLUSHRS state machine to notify the RSE to store dirty register in the RS to a backing store located in a memory.

Une méthode appliquée par ordinateur dans un processeur pour exécuter un commutateur de mémoire auxiliaire d'un premier contexte (contexte de source) à un deuxième contexte (contexte de cible) est fournie par lequel l'image de mémoire de mémoire auxiliaire et le RSE soient synchronisés avec l'exécution du processeur des instructions. Le processeur inclut un dispositif de la pile de registre (RS) qui inclut une partie assignée pour les registres sales. La partie est définie près des nombres d'abord et en second lieu physiques de registre. Le processeur autre inclut un moteur de pile de registre (RSE) pour échanger l'information dans un de modes dépendants et indépendants d'une exécution d'instruction entre une zone de stockage et le RS. Le processeur autre inclut une machine d'état de FLUSHRS pour informer le RSE de stocker le registre sale dans le RS à un mémoire auxiliaire situé dans une mémoire.