A method of designing a cascade decomposed sequential circuit is described in which an input state graph for a sequential circuit is used to generate functions defining transitions between states of the sequential circuit. These functions are used to generate sets of states of the sequential circuit and which contain possible states of the sequential circuit. Levels are then assigned to the generated sets and states are assigned to sequential circuit components in accordance with the assigned levels. These assigned states comprise the current states of the sequential circuit components and using these states and the functions, next states for these sequential circuit components are derived.

Un método de diseñar un circuito secuencial descompuesto cascada se describe en el cual un gráfico del estado de la entrada para un circuito secuencial se utilice para generar las funciones que definen transiciones entre los estados del circuito secuencial. Estas funciones se utilizan para generar sistemas de estados del circuito secuencial y que contienen estados posibles del circuito secuencial. Los niveles entonces se asignan a los sistemas generados y los estados se asignan a los componentes del circuito secuencial de acuerdo con los niveles asignados. Estos estados asignados abarcan los estados actuales de los componentes del circuito secuencial y con estos estados y las funciones, se derivan los estados siguientes para estos componentes del circuito secuencial.

 
Web www.patentalert.com

< (none)

< Method and apparatus for real time communication system buffer size and error correction coding selection

> Page memory management in non time critical data buffering applications

> (none)

~ 00031