A method and apparatus are provided for improving the data hold timing requirement of the sense amplifier by coupling a pass-gate to its data input ports. Each pass-gate receives a logic level that has developed on an input data signal. When the data is valid, a control signal is asserted that causes the pass-gate to latch the logic level at the input of the sense amplifier. While that logic level is latched, the sense amplifier can generate a corresponding latched output signal and the data signal can transition to a new logic level. Therefore, the pass-gate maintains the logic level at the input of the sense amplifier for the duration of the data hold timing requirement. The pass-gate can be a level-sensitive latch that latches said first logic level in response to the assertion level of the control signal. It includes a first transistor having a drain terminal connected to the data signal, a source terminal connected to the sense amplifier and a gate terminal connected to the control signal. That transistor can be a PMOS or NMOS transistor.

Een methode en een apparaat worden verstrekt voor het verbeteren van het de timingsvereiste van de gegevensgreep van de betekenisversterker door een pas-poort aan zijn havens van de gegevensinput te koppelen. Elke pas-poort ontvangt een logicaniveau dat zich op een signaal van inputgegevens heeft ontwikkeld. Wanneer de gegevens geldig zijn, wordt een controlesignaal beweerd dat de pas-poort veroorzaakt om het logicaniveau bij de input van de betekenisversterker te sluiten. Terwijl dat logicaniveau wordt gesloten, kan de betekenisversterker een overeenkomstig gesloten outputsignaal produceren en het gegevenssignaal kan overgang op een nieuw logicaniveau. Daarom handhaaft de pas-poort het logicaniveau bij de input van de betekenisversterker voor de duur van het de timingsvereiste van de gegevensgreep. De pas-poort kan een vlak-gevoelige klink zijn die bovengenoemd eerste logicaniveau in antwoord op het beweringsniveau van het controlesignaal sluit. Het omvat een eerste transistor die een afvoerkanaalterminal heeft die aan het gegevenssignaal wordt aangesloten, een bronterminal die aan de betekenisversterker wordt aangesloten en een poortterminal die aan het controlesignaal wordt aangesloten. Die transistor kan een PMOS of NMOS zijn transistor.