A computer system stores data according to a plurality of different error handling schemes. The computer system includes a memory controller with a plurality of different error handling modules, each of which can be selectively associated with one or more memory blocks. Each of the error handling modules is structured to write data to and read data from its associated memory block according to a different error handling scheme. A memory controller includes a separate configuration register for each of the plurality of memory blocks. Each configuration register stores an indication of the error handling module that will be employed to write data to and read data from the memory block associated with the configuration register.

Система компьютера хранит данные согласно множественности по-разному схем обработки ошибок. Система компьютера вклюает регулятор памяти с множественностью по-разному модулей обработки ошибок, каждое из которых можно селективно связать с one or more блоками памяти. Каждый из модулей обработки ошибок составлено для писания данных к и прочитанных данных от своего associated блока памяти согласно по-разному схеме обработки ошибок. Регулятор памяти вклюает отдельно регистр конфигурации по каждом из из множественность блоков памяти. Каждый регистр конфигурации хранит индикация модуля обработки ошибок использует для писания данных к и прочитанные данные от блока памяти связанного с конфигурацией регистрируют.

 
Web www.patentalert.com

< (none)

< Shared buffer management mechanism and method using multiple linked lists in a high speed packet switching system

> Apparatus for memory resource arbitration based on dedicated time slot allocation

> (none)

~ 00031