A memory system having a single memory controller connected to several memory devices by way of a common bus, with the memory controller configured to issue memory program, memory read and memory erase instructions over the system bus to a selected one of the memory devices. Each memory device has an array of memory cells and several volatile control registers which contain control parameters provided by the memory controller. The control parameters operate to control one or more of the voltages applied to the array in memory read, program and erase operations, including the timing of the application of the voltages and the magnitude of the voltages so that the memory operations can be optimized by the memory controller.

Un sistema de la memoria que tiene un solo regulador de la memoria conectado con varios dispositivos de memoria por un autobús común, con el regulador de la memoria configurado para publicar programa de la memoria, la memoria leído y la memoria borran instrucciones sobre el autobús del sistema seleccionado de los dispositivos de memoria. Cada dispositivo de memoria tiene un arsenal de células de memoria y varios registros de control volátiles que contienen los parámetros del control proporcionados por el regulador de la memoria. Los parámetros del control funcionan para controlar uno o más de los voltajes aplicados al arsenal en la memoria leída, programan y borran operaciones, incluyendo la sincronización del uso de los voltajes y de la magnitud de los voltajes para poder optimizar las operaciones de memoria por el regulador de la memoria.

 
Web www.patentalert.com

< (none)

< Apparatus and method of creating a firewall data protection

> Parallel processor with redundancy of processor pairs

> (none)

~ 00031