A semiconductor integrated circuit equipped with an ESD/EOS protection circuit for a plurality of power sources, in which the I/O region is partitioned to form a plurality of partitioned I/O regions each having an ESD/EOS protection circuit for a power source system. Logic circuitry is formed in a core area, which also contains a region where power source system protective elements for the ESD/EOS protection circuit are formed for at least some of partitioned I/O regions. The power source system protective elements formed within the core region may be diodes, condensers, or MOS transistors or other MOS structures. The power source system protective elements may be formed in the same well in the substrate where elements of the logic circuitry is formed, or in separate wells.

Ένα ολοκληρωμένο κύκλωμα ημιαγωγών που εξοπλίζεται με το κύκλωμα μιας προστασίας ESD/$l*EOS για μια πολλαπλότητα των πηγών ενέργειας, στην οποία η I/O περιοχή χωρίζεται για να διαμορφώσει μια πολλαπλότητα των χωρισμένων I/O περιοχών κάθε μια που έχει το κύκλωμα μιας προστασίας ESD/$l*EOS για ένα σύστημα πηγής ενέργειας. Τα στοιχεία κυκλώματος λογικής διαμορφώνονται σε μια περιοχή διάδοσης, η οποία περιέχει επίσης μια περιοχή όπου τα προστατευτικά στοιχεία συστημάτων πηγής ενέργειας για το κύκλωμα της προστασίας ESD/$l*EOS διαμορφώνονται για τουλάχιστον μερικές από τις χωρισμένες I/O περιοχές. Τα προστατευτικά στοιχεία συστημάτων πηγής ενέργειας που διαμορφώνονται μέσα στην κεντρική περιοχή μπορούν να είναι δίοδοι, συμπυκνωτές, ή κρυσταλλολυχνίες MOS ή άλλες δομές MOS. Τα προστατευτικά στοιχεία συστημάτων πηγής ενέργειας μπορούν να διαμορφωθούν στο ίδιο πράγμα καλά στο υπόστρωμα όπου τα στοιχεία των στοιχείων κυκλώματος λογικής διαμορφώνονται, ή στα χωριστά φρεάτια.

 
Web www.patentalert.com

< (none)

< Nonvolatile octal latch and D-type register

> Method of fabricating an SOI wafer by hydrogen ion delamination without independent bonding heat treatment

> (none)

~ 00030