Techniques are disclosed for functionally testing integrated circuit chips for the particular design for which they are intended. The techniques operate to automatically and intelligently transform a test designed for verifying the design of a simulation model of an electronic system to test patterns for an isolated test on an Automatic Testing Equipment (ATE) system, of a particular integrated circuit chip within the simulation model.

Le tecniche sono rilevate per i circuiti integrati dal punto di vista funzionale difficili del circuito integrato per il disegno particolare per cui sono intese. Le tecniche funzionano ad automaticamente ed intelligentemente trasformano una prova progettata per la verificazione del disegno di un modello di simulazione di un sistema elettronico ai modelli di prova per una prova isolata su un sistema automatico dell'apparecchiatura di collaudo (HA MANGIATO), di un circuito integrato particolare del circuito integrato all'interno del modello di simulazione.

 
Web www.patentalert.com

< (none)

< Method for hierarchical parasitic extraction of a CMOS design

> Method for automatic intrusion detection and deflection in a network

> (none)

~ 00030