A method for performing circuit analysis on an integrated-circuit design having design data available in different forms is disclosed. In accordance with the method and system of the present invention, the integrated-circuit design includes multiple networks, and the different forms of design data may appear within one of the networks. For all of the networks within the integrated-circuit design, different forms of design data are categorized into at least three databases. The first of the at least three databases may contain three-dimensional extraction information, the second of the databases may contain wiring information, and the third of the databases may contain pre-wiring information. For each of the networks, a determination is made as to whether or not three-dimensional extraction information is available. In response to a determination that three-dimensional extraction information is available, performing circuit analysis by utilizing the three-dimensional extraction information.

Un método para realizar análisis del circuito en un diseño del circuito integrado que tiene datos de diseño disponibles en diversas formas se divulga. De acuerdo con el método y el sistema de la actual invención, el diseño del circuito integrado incluye redes múltiples, y las diversas formas de datos de diseño pueden aparecer dentro de una de las redes. Para todas las redes dentro del diseño del circuito integrado, diversas formas de datos de diseño se categorizan en por lo menos tres bases de datos. El primer de las por lo menos tres bases de datos puede contener la información tridimensional de la extracción, el segundo de las bases de datos puede contener la información del cableado, y el tercero de las bases de datos puede contener la información del pre-cableado. Para cada uno de las redes, se hace una determinación si o la información no tridimensional de la extracción está disponible. En respuesta a una determinación que la información tridimensional de la extracción está disponible, realizando análisis del circuito utilizando la información tridimensional de la extracción.

 
Web www.patentalert.com

< (none)

< Automatic arrangement of wiring patterns in semiconductor device

> Error correction method for a memory device

> (none)

~ 00030