A system and method of compensating for non-linear voltage-to-delay characteristics in a voltage controlled delay line such as those used in delay-locked loop ("DLL") circuits in integrated circuit ("IC") devices such as double data rate ("DDR") dynamic random access memory ("DRAM"), static random access memory ("SRAM"), processors and other IC devices. The technique renders the incremental changes for each correction to the control voltages to the voltage controlled delay line a function of the control voltage itself. The change in the control voltage becomes smaller as the control voltage gets lower thereby effectively precluding over-correction and excessive jitter. Since the smallest corrections to be made will occur when the control voltage is much lower than its initial value, the majority of the corrections made in moving from the initialization point to the final lock point in the DLL loop will be much larger than the final corrections thereby resulting in only minimally slower locking times than would otherwise be the case. The changes in delay become inherently smaller if the lock point is at a higher VR value.

Ένα σύστημα και μια μέθοδος τα μη γραμμικά χαρακτηριστικά τάση-$$$-ΚΑΘΥΣΤΈΡΗΣΗΣ σε μια τάση έλεγξαν τη γραμμή καθυστέρησης όπως εκείνοι που χρησιμοποιήθηκαν στα καθυστέρηση-κλειδωμένα κυκλώματα βρόχων ("DLL") συσκευές ολοκληρωμένων κυκλωμάτων (στις "ολοκληρωμένο κύκλωμα") όπως η διπλή στοιχείων μνήμη πρόσβασης ποσοστού ("ΟΔΓ") δυναμική τυχαία ("DRAM"), η στατική τυχαία μνήμη πρόσβασης ("SRAM"), οι επεξεργαστές και άλλες συσκευές ολοκληρωμένου κυκλώματος. Η τεχνική δίνει τις επαυξητικές αλλαγές για κάθε διόρθωση στις τάσεις ελέγχου στην ελεγχόμενη τάση γραμμή καθυστέρησης μια λειτουργία η ίδια της τάσης ελέγχου. Η αλλαγή στην τάση ελέγχου γίνεται μικρότερη δεδομένου ότι η τάση ελέγχου παίρνει χαμηλότερα με αυτόν τον τρόπο αποτελεσματικά να αποκλείσει την πέρα από-διόρθωση και το υπερβολικό jitter. Δεδομένου ότι οι μικρότερες διορθώσεις που γίνονται θα εμφανιστούν όταν η τάση ελέγχου είναι πολύ χαμηλότερη από την αρχική αξία της, η πλειοψηφία των διορθώσεων που γίνονται στην κίνηση από το σημείο έναρξης προς το τελικό σημείο κλειδαριών στο βρόχο DLL θα είναι πολύ μεγαλύτερη από τις τελικές διορθώσεις με αυτόν τον τρόπο με συνέπεια μόνο ελάχιστα τους πιό αργούς χρόνους κλειδώματος από ειδάλλως θα συνέβαινε. Οι αλλαγές στην καθυστέρηση γίνονται εγγενώς μικρότερες εάν το σημείο κλειδαριών είναι σε μια υψηλότερη αξία VR.

 
Web www.patentalert.com

< (none)

< Clock buffer circuit, and interface and synchronous type semiconductor memory device with clock buffer circuit

> Semiconductor light emitting element

> (none)

~ 00030