There is provided a semiconductor integrated circuit including a clock buffer capable of suppressing the increase of its chip size and decreasing its electric power consumption even if the capacity increases or even if the functional operations are varied. The semiconductor integrated circuit including a clock buffer circuit comprises: a first delay circuit for receiving a clock signal; a first switching circuit for carrying out a switching action on the basis of the output of the first delay circuit to pass the clock signal therethrough in accordance with the switching action to output the clock signal; a second delay circuit for receiving a clock signal which is obtained by inverting the clock signal; and a second switching circuit for carrying out a switching action on the basis of the output of the second delay circuit to pass the second clock signal therethrough in accordance with the switching action to output the second clock signal, wherein the switching action of the second switching circuit is opposite to the switching action of the first switching circuit, and the output terminals of the first and second switching circuits are commonly connected.

Wird einer Halbleiterintegrierten Schaltung einschließlich einen Taktgeberpuffer zur Verfügung gestellt, der zum Unterdrücken der Zunahme seiner Spangröße und zum Verringern seines Leistungverbrauchs fähig ist, selbst wenn die Kapazität sich erhöht, oder sogar wenn die Funktionsbetriebe verändert werden. Die Halbleiterintegrierte Schaltung einschließlich einen Taktgeberpufferstromkreis enthält: ein erstes Verzögerungskreis für das Empfangen eines Taktgebersignals; ein erster Schaltung Stromkreis für das Durchführen einer Schaltung Tätigkeit auf der Grundlage von den Ausgang vom ersten Verzögerungskreis, um das Taktgebersignal in Übereinstimmung mit der Schaltung Tätigkeit dadurch zu führen, das Taktgebersignal auszugeben; eine Sekunde Verzögerungskreis für das Empfangen eines Taktgebersignals, das erhalten wird, indem man das Taktgebersignal umkehrt; und ein zweiter Schaltung Stromkreis für das Durchführen einer Schaltung Tätigkeit auf der Grundlage von den Ausgang der Sekunde Verzögerungskreis, um das zweite Taktgebersignal in Übereinstimmung mit der Schaltung Tätigkeit dadurch zu führen, das zweite Taktgebersignal auszugeben, worin die Schaltung Tätigkeit des zweiten Schaltung Stromkreises gegenüber der Schaltung Tätigkeit des ersten Schaltung Stromkreises ist, und die Ausgangsanschlüsse der ersten und zweiten Schaltung Stromkreise werden allgemein angeschlossen.

 
Web www.patentalert.com

< (none)

< Dielectric waveguide line bend formed by rows of through conductors

> System and method of compensating for non-linear voltage-to-delay characteristics in a voltage controlled delay line

> (none)

~ 00030