A method of operating a computer system is disclosed in which an instruction having an explicit prefetch request is issued directly from an instruction sequence unit to a prefetch unit of a processing unit. In a preferred embodiment, two prefetch units are used, the first prefetch unit being hardware independent and dynamically monitoring one or more active streams associated with operations carried out by a core of the processing unit, and the second prefetch unit being aware of the lower level storage subsystem and sending with the prefetch request an indication that a prefetch value is to be loaded into a lower level cache of the processing unit. The invention may advantageously associate each prefetch request with a stream ID of an associated processor stream, or a processor ID of the requesting processing unit (the latter feature is particularly useful for caches which are shared by a processing unit cluster). If another prefetch value is requested from the memory hierarchy, and it is determined that a prefetch limit of cache usage has been met by the cache, then a cache line in the cache containing one of the earlier prefetch values is allocated for receiving the other prefetch value.

On révèle une méthode d'actionner un système informatique dans lequel une instruction ayant une demande explicite de prefetch est publiée directement à partir d'une unité d'ordre d'instruction à une unité de prefetch d'une unité de traitement. Dans un mode de réalisation préféré, deux unités de prefetch sont employées, la première unité de prefetch étant indépendant de matériel et surveillant dynamiquement un ou plusieurs jets actifs liés aux opérations effectuées par un noyau de l'unité de traitement, et de la deuxième unité de prefetch se rendant compte du sous-ensemble plus bas de stockage et envoyant avec la demande de prefetch une indication qu'une valeur de prefetch doit être chargée dans une cachette plus basse de l'unité de traitement. L'invention peut avantageusement associer chaque demande de prefetch à une identification de jet d'un jet associé de processeur, ou une identification de processeur de l'unité de traitement de demande (le dernier dispositif est particulièrement utile pour les cachettes qui sont partagées par un faisceau d'unité de traitement). Si une autre valeur de prefetch est demandée à la hiérarchie de mémoire, et on le détermine qu'une limite de prefetch d'utilisation de cachette a été rencontrée par la cachette, alors une ligne de cachette dans la cachette contenant une des valeurs plus tôt de prefetch est assignée pour recevoir l'autre valeur de prefetch.