The present invention provides a bond tool utility software package which extracts bond pad location data from a semiconductor chip design stored in one of a number of known formats (e.g., Opus, GDSII, or the like) and extracts conductor location data from an AUTOCAD file of a chip frame design. The utility retrieves bonding connection data from a design ASCII file and generates a bonding diagram for the semiconductor assembly. The utility also contains a subroutine for applying bonding design criteria to the resultant bonding diagram to determine whether all bonds are within established guidelines. If an impermissible bond is formed, the user may be alerted that one or more bonding pads may have to be relocated. In one embodiment of the present invention, the bonding utility may interface with a semiconductor design circuit to generate a suggested fix to an impermissible bonding situation. One or more bonding pads may be moved in the semiconductor design to correct for potential bonding deficiencies.

La actual invención proporciona una paquete de software para uso general en enlace de la herramienta que los datos de la localización del cojín en enlace de los extractos de un diseño de viruta del semiconductor almacenaron en uno de un número de formatos sabidos (e.g., opus, GDSII, o similares) y extraigan datos de la localización del conductor de un archivo de AUTOCAD de un diseño del marco de la viruta. La utilidad recupera datos de la conexión de la vinculación de un archivo de ASCII del diseño y genera un diagrama de la vinculación para el montaje del semiconductor. La utilidad también contiene un subprograma para aplicar criterios del diseño de la vinculación al diagrama resultante de la vinculación para determinarse si todos los enlaces están dentro de pautas establecidas. Si se forma un enlace impermissible, el usuario puede ser alertado que unos o más cojines de vinculación pueden tener que ser vuelto a poner. En una encarnación de la actual invención, la utilidad de la vinculación puede interconectar con un circuito del diseño del semiconductor para generar un arreglo sugerido a una situación impermissible de la vinculación. Unos o más cojines de vinculación se pueden mover en el diseño del semiconductor para corregir para las deficiencias potenciales de la vinculación.