The invention provides for cache organization of texture information and a method and apparatus for accessing cached texture information and an index for cached information. Texels are represented in two dimensions and stored in groups referred to as tiles. Cache is configured to contain multiple tiles of texture image data, each tile being stored as a line in the cache. A cache line can be multidimensional (e.g., two or three or more dimensions) and may be viewed as an identifiable storage element in the cache. Memory may consist of a plurality of cache lines. Direct mapped cache may be utilized wherein each DRAM location maps to a single cache line. A tag table contains the tag information for all tiles currently stored in cache. A portion of the texel information may be utilized as an index assigned to a specific cache line. Another portion of the tag information identifies the tile currently stored in cache. A portion of the S bits and a portion of the T bits are utilized as the index and tile information. The tags may be organized into sections (referred to as tag banks) with the cache lines interleaved in two dimensions across the tag banks. Additionally, when mipmapping, the level of detail may be specified as part of the tag information. Cache access requests that are not currently active may also be stored in an interleaved list or queue until they are completed.

Die Erfindung stellt für Pufferspeicherorganisation der Beschaffenheit Informationen und der Methode und Apparat für das Zugänglich machen der cachierten Beschaffenheit Informationen und des Index zu cachierter Information zur Verfügung. Texels werden in zwei Maßen dargestellt und gespeichert in den Gruppen, die als Fliesen gekennzeichnet sind. Pufferspeicher wird zusammengebaut, um mehrfache Fliesen von Beschaffenheit Bilddaten, jede Fliese zu enthalten, die als Linie im Pufferspeicher gespeichert wird. Eine Pufferspeicherlinie kann mehrdimensional sein (z.B., zwei oder drei oder mehr Maße) und kann als identifizierbares Speicherelement im Pufferspeicher angesehen werden. Gedächtnis kann aus einer Mehrzahl der Pufferspeicherlinien bestehen. Direkter abgebildeter Pufferspeicher kann verwendet werden, worin jede DRAM-Position zu einer einzelnen Pufferspeicherlinie abbildet. Eine Umbautabelle enthält die Umbauinformationen für alle Fliesen, die z.Z. im Pufferspeicher gespeichert werden. Ein Teil der texel Informationen kann als Index verwendet werden, der einer spezifischen Pufferspeicherlinie zugewiesen wird. Ein anderer Teil der Umbauinformationen kennzeichnet die Fliese, die z.Z. im Pufferspeicher gespeichert wird. Ein Teil der S Spitzen und ein Teil der T Spitzen werden als der Index und die Flieseinformationen verwendet. Die Umbauten können in die Abschnitte (gekennzeichnet, als Umbau Bankkonto hat), mit den Pufferspeicherlinien organisiert werden, die in zwei Maßen über den Umbaubänken durchgeschoben werden. Zusätzlich beim Mipmapping, kann das Niveau des Details als Teil der Umbauinformationen spezifiziert werden. Pufferspeicherzugang Anträge, die nicht z.Z. aktiv sind, können in einer durchgeschobenen Liste oder in einer Warteschlange auch gespeichert werden, bis sie durchgeführt sind.