A data processing system 2 is provided with a processor core 4 that issues virtual addresses VA that are translated to mapped addresses MA by an address translation circuit 6 based upon a predicted address mapping. The mapped address MA is used for a memory access within a memory system 8. The mapped address MA starts to be used before a mapping validity circuit 6 has determined whether or not the predicted translation was valid. Accordingly, if the predicted address translation turns out to be invalid, then the memory access is aborted. The state of the processor core is preserved either by stretching the processor clock signal or by continuing the processor clock signal and waiting the processor 4. The memory system 8 then restarts the memory access with the correct translated address.

Системы процесса данных 2 обеспечен с сердечником 4 обработчика выдает фактически VA адресов переведено к составленным карту адресам ma цепью 6 перевода адреса основанной на предсказанный составлять карту адреса. Составленный карту адрес ma использован для доступа к памяти внутри система 8 памяти. Составленные карту старты ma адреса, котор нужно использовать прежде чем составляя карту цепь 6 ценностьи обусловит ли или не предсказанный перевод были действительны. Соответственно, если предсказанный перевод адреса поворачивает вне для того чтобы быть инвалидн, то доступ к памяти выкидывает. Положение сердечника обработчика сохранено или путем протягивать сигнал часов обработчика или путем продолжать сигнал часов обработчика и ждать обработчик 4. Система 8 памяти после этого повторяет старт доступа к памяти с правильно переведенным адресом.