A system and method of executing instructions within a counterflow pipeline processor. The counterflow pipeline processor includes an instruction pipeline, a data pipeline, a reorder buffer and a plurality of execution units. An instruction and one or more operands issue into the instruction pipeline and a determination is made at one of the execution units whether the instruction is ready for execution. If so, the operands are loaded into the execution unit and the instruction executes. The execution unit is monitored for a result and, when the result arrives, it is stored into the result pipeline. If the instruction reaches the end of the pipeline without executing it wraps around and is sent down the instruction pipeline again.

Un sistema e un metodo di esecuzione delle istruzioni all'interno di un processor di conduttura di controcorrente. Il processor di conduttura di controcorrente include una conduttura di istruzione, una conduttura di dati, un amplificatore di riordinazione e una pluralità di unità di esecuzione. Un'istruzione ed uno o più operandi pubblicano nella conduttura di istruzione e una determinazione è fatta ad una delle unità di esecuzione se l'istruzione è aspetta per l'esecuzione. In caso affermativo, gli operandi sono caricati nell'unità di esecuzione e l'istruzione esegue. L'unità di esecuzione è controllata per un risultato e, quando il risultato arriva, è immagazzinata nella conduttura di risultato. Se l'istruzione raggiunge l'estremità della conduttura senza eseguirla involucri intorno ed è trasmessa giù la conduttura di istruzione ancora.

 
Web www.patentalert.com

< (none)

< System and method for synchronizing time across a computer cluster

> Mechanism for power efficient processing in a pipeline processor

> (none)

~ 00028