There is disclosed, for use in an x86-compatible processor, a translation look-aside buffer (TLB) that stores region configuration bits (or attribute bits) associated with each physical address stored in the TLB and that makes the region configuration bits available at the same time that the physical address is generated/translated by the TLB. The TLB comprises: 1) a tag array capable of storing an untranslated address in one of N tag entries in the tag array; 2) a data array capable of storing a translated physical address corresponding to the untranslated address in one of N data entries in the data array; and 3) a region configuration array capable of storing region configuration bits associated with the translated physical address in one of N region configuration entries in the region configuration array.

È rilevato, per uso in un processor di x86-compatible, un amplificatore look-aside di traduzione (TLB) punte di quella dei depositi configurazione di regione (o punte di attributo) connesse con ogni indirizzo fisico immagazzinato nel TLB e quel marche le punte di configurazione di regione disponibili nello stesso momento in cui l'indirizzo fisico è generated/translated dal TLB. Il TLB contiene: 1) un allineamento della modifica capace di immagazzinare un indirizzo non tradotto in una delle entrate della modifica di N nell'allineamento della modifica; 2) un allineamento di dati capace di immagazzinare un indirizzo fisico tradotto che corrisponde all'indirizzo non tradotto in una delle entrate di dati di N nell'allineamento di dati; e 3) un allineamento di configurazione di regione capace di immagazzinare le punte di configurazione di regione si è associato con l'indirizzo fisico tradotto in una delle entrate di configurazione di regione di N nell'allineamento di configurazione di regione.