The memory has writable memory cells. In addition, it has a bit line pair which connects the memory cells MC to a differential sense amplifier. A control unit is used for precharging the bit lines in a plurality of steps before one of the memory cells is conductively connected to one of the bit lines for a read access operation. For a write access operation, the control unit carries out no more than some of the bit line precharging steps provided for a read access operation before the sense amplifier transfers data to the bit line pair.

La memoria ha cellule di memoria scrivibile. In più, ha una linea accoppiamento della punta che collega le cellule di memoria MC ad un amplificatore differenziale di senso. Un'unità di controllo è usata per il precaricamento delle linee della punta in una pluralità di punti prima che una delle cellule di memoria conduttivo sia collegata ad una delle linee della punta per un funzionamento di accesso colto. Per un funzionamento di accesso di scrittura, l'unità di controllo non effettua nient'altro di alcuna della linea punti di precaricamento della punta previsti per un funzionamento di accesso colto prima che l'amplificatore di senso trasferisca i dati alla linea accoppiamento della punta.

 
Web www.patentalert.com

< (none)

< Binary to binary-encoded-ternary (BET) decoder using reordered logic

> Current sense amplifier circuit

> (none)

~ 00028