A pipelined instruction dispatch or grouping circuit allows instruction dispatch decisions to be made over multiple processor cycles. In one embodiment, the grouping circuit performs resource allocation and data dependency checks on an instruction group, based on a state vector which includes representation of source and destination registers of instructions within said instruction group and corresponding state vectors for instruction groups of a number of preceding processor cycles.

Прокладыванная трубопровод цепь отправки или собирать инструкции позволяет решения отправки инструкции быть сделанным над множественными циклами обработчика. В одном воплощении, собирая цепь выполняет распределение ресурсов и зависимость данных проверяет на группе инструкции, основанной на векторе состояния который вклюает представление регистров источника и назначения инструкций в пределах сказанной группы инструкции и соответствуя векторов состояния для групп в составе инструкции несколько предшествующие циклы обработчика.