A memory module for attachment to a computer system having a memory bus and a method of using the memory module for error correction by scrubbing soft errors on-board the module is provided. The module includes a printed circuit card with memory storage chips on the card to store data bits and associated ECC check bits. Tabs are provided on the circuit card to couple the card to the memory bus of the computer system. Logic circuitry selectively operatively connects and disconnects the memory chip and the memory bus. A signal processor is connected in circuit relationship with the memory chips. The logic circuitry selectively permits the signal processor to read the stored data bits and associated check bits from the memory chips, recalculate the check bits from the read stored data bits, compare the recalculated check bits with the stored check bits, correct all at least one bit errors in the store data bits and stored associated check bits and re-store the correct data bits and associated check bits in the memory chips. When the memory chips and the memory bus are disconnected, single bit soft errors occurring during storage of the data bits and check bits are corrected periodically before the data is read from the memory chips to the data bus on a read operation.

Ein Gedächtnismodul für Zubehör zu einem Computersystem, das einen Gedächtnisbus haben und zu einer Methode des Verwendens des Gedächtnismoduls für Fehlerkorrektion durch die scheuernden Bord Minoritätsfehler das Modul wird zur Verfügung gestellt. Das Modul schließt eine Karte in gedruckter Schaltung mit Gedächtnisspeicherspänen auf der Karte mit ein, um Informationsbits und verbundene ECC Überprüfung Spitzen zu speichern. Vorsprünge werden auf der Stromkreiskarte zur Verfügung gestellt, um die Karte zum Gedächtnisbus des Computersystems zu verbinden. Logikschaltkreis selektiv wirksam schließt an und trennt das Speicherchip und den Gedächtnisbus. Ein Signalprozessor wird im Stromkreis-Verhältnis mit den Speicherchips angeschlossen. Der Logikschaltkreis ermöglicht selektiv den Signalprozessor, um die gespeicherten Informationsbits und die dazugehörigen Überprüfung Spitzen von den Speicherchips zu lesen, die Überprüfung Spitzen von den gelesenen gespeicherten Informationsbits nachzurechnen, die nachgerechneten Überprüfung Spitzen mit den gespeicherten Überprüfung Spitzen zu vergleichen, alle zu beheben mindestens die Störungen mit einen Bits in den Speicherinformationsbits und in gespeicherten verbundenen Überprüfung Spitzen und die korrekten Informationsbits und die verbundenen Überprüfung Spitzen in den Speicherchips wieder herzustellen. Wenn die Speicherchips und der Gedächtnisbus getrennt werden, einzelne Spitze werden die Minoritätsfehler, die während der Ablage der Informationsbits und der Überprüfung Spitzen auftreten, regelmäßig behoben, bevor die Daten von den Speicherchips zum Datenübertragungsweg auf einem Lesevorgang gelesen werden.