A method for testing bus connections of electronic circuits, in particular memory components, selects address and data bit test patterns such that, in a first step of write and read steps, respectively, the bits in the address bit test pattern have a first binary value and, in the first step of write steps, the bits in the data bit test pattern have a second value and, for each following step, starting with the lowest-value or highest-value bit, the respective adjacent bit is assigned a binary value which is complementary to that in the preceding step until, in the final step, all the bits in the address or data bit test pattern have a complementary value.

Un metodo per verificare i collegamenti del bus dei circuiti elettronici, in particolare componenti di memoria, seleziona l'indirizzo ed i modelli di prova della punta di dati tali che, ad un primo punto di scriva e legga i punti, rispettivamente, le punte nel modello di prova della punta di indirizzo hanno un primo valore binario e, al primo punto di scrivono i punti, le punte nel modello di prova della punta di dati hanno un secondo valore e, per ogni punto seguente, cominciando dalla punta di alto-valore o di basso-valore, alla punta adiacente rispettiva è assegnata un valore binario a cui sono complementari a quello al punto preceding fino, al punto finale, tutte le punte nell'indirizzo o i dati il modello di prova della punta ha un valore complementare.