A computationally efficient, machine-implementable method and means for detecting and correcting errors in received codewords on-the-fly within the capacity of a linear cyclic code using ultra-fast error location processing. Each error locator polynomial of degree t over a finite Galois field derived from a codeword syndrome is mapped into a matrix representative of a system of linear simultaneous equations related to the polynomial coefficients. Roots indicative of error locations within the codeword are extracted from the matrix by a modified Gaussian Elimination process for all the roots where t.ltoreq.5 and at least one root plus a subset of candidate roots from the finite field for iterative substitution where t>5. Corrected values are separately determined and correction is secured by logically combining the corrected values with the codeword values in error at the error locations represented by the roots.

Un metodo e un modo informaticamente efficienti e macchina-attuabili per la rilevazione e correggere degli errori in codici ricevuti in moto all'interno della capienza di un codice ciclico lineare usando elaborazione ultraveloce di posizione di errore. Ogni polinomio dell'indicatore di posizione di errori del grado t sopra un campo limitato di Galois derivato da una sindrome di codice è tracciato in un rappresentante della tabella di un sistema delle equazioni simultanee lineari relative ai coefficenti polinomiali. Le radici indicative delle posizioni di errore all'interno del codice sono estratte dalla tabella tramite un processo gaussiano modificato di eliminazione per tutte le radici in cui t.ltoreq.5 ed almeno una radice più un sottoinsieme del candidato sradica dal campo limitato per la sostituzione iterativa in cui t 5. I valori corretti sono determinati esclusivamente e la correzione è assicurata logicamente unendo i valori corretti con i valori di codice per sbaglio alle posizioni di errore rappresentate dalle radici.

 
Web www.patentalert.com

< (none)

< Interconnected integrated circuits having reduced inductance during switching and a method of interconnecting such circuits

> Environmental and power error handling extension and analysis for systems with redundant components

> (none)

~ 00026