A semiconductor memory circuit comprises a sense amplifier, a first data storing circuit for temporally storing and outputting the data from the sense amplifier in response to a latch signal and erasing the stored data in response to a first clear signal, a first determination circuit for determining whether the first data storing circuit stores the data and outputting a first determination signal representing the determination. The semiconductor memory circuit further comprises an output data bus, a first transfer circuit transferring the data output from the first data storing circuit to the output data bus in response to the first determination signal, a first clear signal generation circuit for generating the first clear signal in response to the first determination signal, a second data storing circuit for temporally storing and outputting the data output from the first data storing circuit in response to the latch signal and erasing the stored data in response to a second clear signal, a second determination circuit for determining whether the second data storing circuit stores the data and outputting a second determination signal representing the determination, a second transfer circuit for transferring the data output from the second data storing circuit to the data bus in response to the second determination signal and a second clear signal generation circuit for generating the second clear signal in response to the second determination signal.

Ein Halbleiterspeicherstromkreis enthält einen Richtung Verstärker, erste Daten, die Stromkreis für zeitlich speichern speichern und das Ausgeben der Daten vom Richtung Verstärker in Erwiderung auf eine Verriegelung signalisieren und das Löschen der gespeicherten Daten in Erwiderung auf ein erstes freies Signal, ein erster Ermittlung Stromkreis für die Bestimmung, ob die ersten Daten, die Stromkreis speichern, die Daten und das Ausgeben eines ersten Ermittlung Signals speichern, welches die Ermittlung darstellt. Der Halbleiterspeicherstromkreis, der weiter ist, enthält einen Ausgang Datenübertragungsweg, einen ersten Übergangsstromkreis, der den Datenausgang von den ersten Daten weiterleitet, die Stromkreis zum Ausgang Datenübertragungsweg in Erwiderung auf das erste Ermittlung Signal, ein erster freier Signalerzeugung Stromkreis für das Erzeugen des ersten freien Signals in Erwiderung auf das erste Ermittlung Signal, zweite Daten speichern, die Stromkreis für den Datenausgang von den ersten Daten zeitlich speichern und ausgeben speichern, die Stromkreis in Erwiderung auf das Verriegelung Signal speichern und die gespeicherten Daten in Erwiderung auf ein zweites freies Signal, ein zweiter Ermittlung Stromkreis für die Bestimmung löschen, ob die zweiten Daten, die Stromkreis speichern, die Daten und das Ausgeben eines zweiten Ermittlung Signals speichern, welches die Ermittlung darstellt, ein zweiter Übergangsstromkreis für das Weiterleiten des Datenausganges von den zweiten Daten, die Stromkreis zum Datenübertragungsweg in Erwiderung auf das zweite Ermittlung Signal und einen zweiten freien Signalerzeugung Stromkreis für das Erzeugen des zweiten freien Signals in Erwiderung auf das zweite Ermittlung Signal speichern.