A chip testing system using an internal signal of the chip under test to produce a blanking signal so as to avoid a conflict in the turn-around cycle between input mode and output mode. The preceding signal, posterior signal and reverse phase signal of the output enable signal of the chip under test are used to match with a testing circuit for producing a blanking signal, which is driven only when the output enable signal is at a high potential, enabling the state machine in the chip to control data reading time, so as to avoid a conflict in the turn-around cycle between input mode and output mode.

Un sistema difficile del circuito integrato usando un segnale interno del circuito integrato sotto la prova produrre un segnale di soppressione in modo da evitare un conflitto nel ciclo di ritorno fra la modalità di input e la modalità di output. Il segnale preceding, il segnale posteriore ed il segnale d'inversione di fase dell'uscita permettono il segnale del circuito integrato sotto la prova sono usati abbinare con un circuito difficile per produrre un segnale di soppressione, che è guidato soltanto quando l'uscita permette il segnale è ad un alto potenziale, permettendo alla macchina di dichiarare nel circuito integrato al tempo della lettura di dati di controllo, in modo da evitare un conflitto nel ciclo di ritorno fra la modalità di input e la modalità di output.